握手实现CDC。
AXI-S接口，2T一次传输，1T一次传输，1T一次传输还要寄存器寄存。（Nvidia考题）Xilinx有例程。
其他简单功能的HDL实现以及状态转换图。（序列检测 ，回文序列检测（NVIDIA），奇、偶、半分频，小数分频，自动售货机）。
题目部分
最大项，最小项，组合逻辑变换为与非/或非形式，卡诺图化简。典型数电考题。
常用元件的门电路实现。（非，与非，或非，锁存器（两种），DFF）。
MOS管实现门电路。
MUX或者MUX+Inverter实现异或，或者其他简单逻辑功能。
门电路实现逻辑表达式。这个是典型的数电考题。
门电路真值表。特别是输入为X和Z的时候。
门电路实现同步时序逻辑。这个是典型的数电考题。1.状态转换图或者状态转换表。2.状态化简。3.状态分配。4.卡诺图化简求出状态方程，驱动方程，和输出方程，自启动修改。5.画出逻辑图。例如售货机的门电路D触发器实现。
门电路实现波形。常见的计数器，线性反馈移位等等。本质上还是实现时序逻辑功能。
门电路实现Verilog代码。
Verilog常用语法，例如两操作数运算符和一操作数运算符，task和function区别，时钟激励的写法，可综合/不可综合语句。还有操作数有X和Z时的返回值。
FIFO深度计算，一般就是背靠背。
其他问题
偶尔被问到，挺有启发意义。
if，case，三目运算符的区别。其实现代工具综合出来区别不大。
超高速（Gbps）CDC时格雷码的不可靠问题。
串扰。
ESD。
闩锁效应。
上拉下拉电阻。
线与，OC，OD门。
施密特触发器。
CMOS与TTL电平，相互驱动关系。
Cordic算法。
Latch+time borrowing。
FPGA的基本资源与内部构造。对于FDCE，LDCE的实现。
FPGA的时钟资源及构造。
Cache+MMU，TLB，中断，DMA，大小端，流水线，超标量，超流水，超长指令字，数据冒险，控制冒险，分支预测，乱序执行，LRU等等计算机体系结构常识。（进程/线程调度，CPU调度，内存调度，总线分配）。
同步时钟和异步时钟。时钟相移之后还是同步的吗？倍频或者分频呢？
PLL+MMCM。他们的输入输出，使用的注意点等等。
计算机网络常识。NAT，地址映射，TCP/IP 4层网络模型。
同步复位和异步复位的区别，特别是资源消耗，有复位和无复位的综合实现区别。
PMOS管和NMOS管的结构以及区别，增强型和耗尽型。采用不同的MOS管实现电路的速度区别。电子导电比空穴能力强。（兆易创新）。
IC设计常用术语。
Verilog二维数组初始化。常用于FIFO设计。
Verilog仿真模型推进。这个可以看Verilog设计指南的解析。
2态数据类型与4态数据类型对仿真速度的影响。
还有一些术语的解释。这个外企题目常见，外企面试也常见。我有次被问到MMU，当时没反应过来，事后才想起应该是Memory Manage Unit。
如果有时间，还可以学一些后端以及测试的知识，SV，脚本等等。因为很多公司笔试题都会考一些测试的知识点，断言，覆盖率，SV语法等等。
还有外企一般考察范围都很广，设计，验证，后端，模拟都会涉及。
另外，企业的笔试面试内容和本身企业主业关系也很大，做存储的就会问Flash或者RAM的知识，做芯片的就会问CPU体系结构，当然外企基本都会问。做FPGA偏爱用FPGA做项目的。做GPU的会问计算机图形学的东西，图像处理的会问例如图像噪声一类的。
总得来说，2021届比20届要卷，明年企业出题难度肯定会进一步加大，虽然没有Leetcode，但是完全是因为知识太多太杂，并不是不需要刷题。具体来说，数字前端设计的竞争最大，因为HDL代码相对门槛最低，而且设计的岗位数量相比验证和后端是最少的。数字验证竞争其次，因为学校一般不会教UVM。然后是FPGA开发，最后是模拟/射频。这个的门槛最高，没项目根本没法自学入行，而FPGA是因为岗位相对少，投的人也不多，再加上大家一股脑往数字设计挤。
另外就是后端，DFT，这些竞争也是小于设计和验证的。同样也是学校不教，起步都是一样的，就拼自学能力和学校牌子了。而且薪资和设计验证没什么差别。
最后，即使在今年这个行情之下，我还是认为除了少部分背景很好（华五硕士及以上）的同学以外，CS都是更好的选择，特别是专业并非微电子的。
往期精选
喜欢就点个在看再走吧
限 时 特 惠： 本站每日持续更新海量各大内部创业教程，一年会员只需98元，全站资源免费下载 点击查看详情
站 长 微 信： lzxmw777
